155단 낸드 채널 결정 정렬로 저항 낮춘다

삼성전자와 포스텍 공동 연구진이 초고적층 3D 낸드의 수직 실리콘 채널에서 결정이 자라는 방향을 제어하는 기술을 개발했다. 적층 수가 늘어날 때 커지는 채널 저항을 줄여 데이터 처리 성능과 읽기 성능의 저하를 완화하고, 성능과 전력 효율을 함께 확보할 수 있는 기술적 기반을 마련한 성과다.

포스텍 신소재공학과·반도체공학과 황현상 교수와 신소재공학과 통합과정 권오혁 씨 연구팀은 삼성전자 반도체연구소·메모리사업부와 공동으로 연구를 진행했다. 연구진은 긴 채널 전체에서 전류가 원활하게 흐르도록 결정의 성장 방향을 유도하는 시드층을 제작해 채널 표면에 적용했다. 실제 155단 3D 낸드 구조에서는 채널 전체의 결정을 균일한 방향으로 정렬하는 데 성공했다.

3D 낸드는 정보를 저장하는 셀을 수백 층까지 수직으로 쌓아 저장 용량을 높이는 제품이다. 다만 층수가 증가하면 데이터를 전달하는 실리콘 채널이 길어지면서 저항이 커지고, 그 결과 처리 속도와 읽기 성능이 떨어지는 문제가 발생한다. 이번 기술은 채널 내부의 결정 성장 방향을 정밀하게 통제하는 방식으로 이 같은 초고적층 구조의 물리적 한계에 접근했다.

연구 성과는 반도체 학회인 ‘2026 IEEE 국제 VLSI 기술 및 회로 심포지엄’에서 발표됐고, 국제 학술지 ‘네이처 일렉트로닉스’의 리서치 하이라이트에도 선정됐다. 삼성전자는 미국에서 열린 ‘FMS 2026’에서 400단 이상을 수직 적층한 10세대 V낸드 ‘V10 BV-낸드’를 업계 최초로 공개했으며, 차세대 3D 메모리 구조인 ‘zHBM’과 ‘zNAND-O’ 목업도 처음 선보였다. 고적층 경쟁이 심화하는 가운데 이번 연구는 채널 저항과 전력 효율 문제를 함께 다룰 수 있는 기반 기술로 평가된다.