코아시아세미, 웨이퍼 적층 SoC 양산 체제 가동

코아시아세미가 3차원 집적회로(3D IC) 패키지를 적용한 시스템온칩(SoC)의 양산에 들어갔다. 국내 디자인하우스가 해당 패키지 기술을 적용한 시스템반도체를 양산하는 첫 사례다. 회사는 지난 1월 프로젝트를 시작한 뒤 제품 개발과 생산 준비를 거쳐 양산 체제를 구축했으며, 11일 본격적인 생산 돌입 사실을 공개했다.

양산 제품에는 웨이퍼와 웨이퍼를 직접 접합하는 WoW(Wafer-on-Wafer) 하이브리드 본딩 기술이 적용됐다. 로직 SoC 위에 복수의 맞춤형 D램을 수직으로 쌓은 구조다. 개별 다이를 웨이퍼에 적층하는 CoW(Chip-on-Wafer) 방식보다 층 사이의 거리를 좁혀 대용량 데이터 처리 성능을 높인 것이 특징이다.

3D IC 패키지는 실리콘관통전극(TSV)과 같은 수직 연결 기술을 활용해 로직 SoC와 메모리 등 여러 다이를 위아래로 적층한다. 기존 2D 및 2.5D 구조와 비교해 메모리 대역폭과 데이터 이동 효율이 높아 차세대 인공지능 반도체의 핵심 기술로 꼽힌다. 다만 고객별 맞춤 설계의 비중이 크고 제조 공정도 복잡해 실제 양산까지 확보해야 할 기술적 난도가 높다.

코아시아세미는 현재 3D 패키지를 활용하는 추가 프로젝트의 개발을 막바지 단계에서 진행하고 있으며, 글로벌 고객사들과 후속 협력 방안도 논의하고 있다. 신동수 대표이사는 차세대 시스템반도체 사업에 설계 기술뿐 아니라 파운드리와 외주 반도체 조립·테스트(OSAT)를 아우르는 공급망 관리 역량이 필요하다고 강조했다. 회사는 이를 토대로 글로벌 고객과 개발 및 공급 협력을 계속 확대할 계획이다.