인텔, CPU·메모리 수직 결합 기술 모색

인텔이 인공지능 연산의 데이터 병목을 줄이기 위해 중앙처리장치와 메모리를 한 패키지 안에서 적층하는 새로운 구조를 검토하고 있다. 립부 탄 최고경영자는 12일 공개된 테크서지 팟캐스트에서 메모리를 범용품으로만 보던 과거와 상황이 달라졌다며, 연산칩과 메모리를 결합하는 여러 방식을 살펴보고 있다고 밝혔다. AI 시장 확대와 함께 메모리의 전략적 가치가 커지자 관련 기술 확보에 다시 무게를 싣는 흐름이다.

인텔은 지난달 실리콘 인터포저를 사용하지 않는 초고대역폭 메모리 XBM의 특허 출원을 공개했다. XBM은 후공정 단계에서 D램 셀을 만든 뒤 여러 층으로 쌓고, 범용 칩렛 연결 규격인 UCIe로 연산칩과 메모리를 잇는 구조다. 기존 HBM의 실리콘 인터포저를 제거해 패키징 비용과 복잡도를 낮추는 데 초점을 뒀다. 지난 6월 합류한 이석희 인텔파운드리 수석부사장은 첨단 패키징과 시스템 통합, 후공정 기술의 개발과 생산을 총괄하고 있다.

인텔은 1968년 메모리 반도체 기업으로 출발했으나 일본 업체들과 경쟁이 거세진 1985년 D램 사업에서 철수한 뒤 마이크로프로세서에 집중했다. 이후 낸드와 옵테인 사업을 운영했지만 2020년 낸드·솔리드스테이트드라이브 사업을 90억 달러에 SK하이닉스에 매각하기로 결정했다. 이번 구상은 과거 생산 중심의 메모리 사업으로 돌아가기보다 로직과 메모리, 네트워크를 긴밀히 묶는 시스템 통합 역량을 강화하려는 움직임과 맞닿아 있다.

삼성전자와 SK하이닉스도 연산칩과 메모리 사이의 거리를 좁히는 차세대 기술 개발을 진행하고 있다. 삼성전자는 이달 미국 FMS 2026에서 AI 가속기 위에 HBM을 수직 적층하고 두 칩 사이에 고객 맞춤형 설계자산을 적용할 수 있는 zHBM 개념을 공개했다. SK하이닉스는 고객의 AI 칩 구조와 작업 특성에 맞춘 커스텀 HBM을 준비하는 한편, HBM·D램·고대역폭플래시·SSD를 연결해 데이터를 적절한 위치에 두는 계층형 메모리 전략을 추진하고 있다. 인텔의 XBM 구상까지 더해지면서 차세대 AI 칩 경쟁의 무게중심은 메모리와 연산칩의 통합 설계로 확장되고 있다.