베이스다이와 적층 기술로 갈린 HBM 해법

삼성전자와 SK하이닉스가 23일부터 25일까지 미국 스탠퍼드대에서 열리는 ‘핫 칩스 2026’에서 차세대 고대역폭 메모리 기술을 공개한다. 두 회사는 첫날 오전 메모리 기술 튜토리얼에 마이크론 다음으로 참가해 각각 HBM 베이스다이와 첨단 패키징을 발표한다. 행사에는 엔비디아의 루빈 GPU와 AMD의 인스팅트 MI400 시리즈를 비롯해 구글·메타·마이크로소프트의 자체 AI 반도체도 등장한다.

삼성전자에서는 HBM4·HBM4E·HBM5 베이스다이 설계를 맡은 한상욱 PL이 로직 공정을 활용한 HBM의 진화 방향을 설명한다. 베이스다이는 적층 D램 최하단에서 GPU 등 연산장치와 연결돼 데이터 입출력과 신호·전력을 제어한다. HBM4의 입출력 통로는 HBM3E의 1024개에서 2048개로 늘었다. 삼성전자는 HBM4에 10나노급 6세대 D램과 4나노 로직 베이스다이를 적용해 핀당 11.7Gbps를 안정적으로 구현했으며, 최대 13Gbps와 스택당 최대 3.3TB/s 대역폭을 지원한다.

SK하이닉스 발표는 패키지 엔지니어링을 담당하는 이재식 SK하이닉스 아메리카 부사장이 맡는다. D램 적층 수가 증가할수록 칩 두께와 발열, 휨을 관리하는 기술이 성능과 수율을 좌우하는 만큼 첨단 패키징이 발표의 중심이다. 최근 공급한 12단 HBM4E 샘플에는 어드밴스드 MR-MUF가 적용됐다. 이 제품은 핀당 최대 16Gbps를 지원하고 HBM4보다 에너지 효율을 20% 이상 높였다. 16단 이상 HBM4E에는 기존 방식과 범프 없이 칩을 직접 연결하는 하이브리드 본딩이 함께 검토되고 있다.

삼성전자는 25일 별도 세션에서 모바일용 저전력 D램이 일부 연산을 수행해 AP와 메모리 사이의 데이터 이동을 줄이는 LPDDR5X-PIM도 선보인다. 국내 CXL 팹리스 엑시나와는 메모리 반도체 옆에서 연산해 CPU나 GPU로 데이터를 반복 전송하는 과정을 줄이는 컴퓨테이셔널 메모리 MX1을 공동 발표한다. 메모리와 파운드리를 함께 보유한 삼성전자는 고객 맞춤형 HBM을 겨냥하고, SK하이닉스는 고단 적층에 필요한 접합 기술을 검토하며 서로 다른 경쟁 축을 제시한다. 1989년 시작된 핫 칩스는 고성능 프로세서와 메모리, 시스템 반도체의 최신 설계를 공개하는 학회다.