결정 길잡이로 155단 낸드 채널 저항 돌파

포스텍 황현상 신소재공학과·반도체공학과 교수와 신소재공학과 통합과정 권오혁 씨 연구팀이 삼성전자 반도체연구소·메모리사업부와 공동으로 3D 낸드 채널 내부의 실리콘 결정 성장 방향을 제어하는 기술을 개발했다. 실제 155단 구조의 약 6.5㎛ 깊이 채널에서 위쪽부터 아래쪽 끝까지 결정이 균일하게 정렬되는 결과를 확보했다.

연구팀은 실리콘 기판 위에 놓인 니켈 박막에 마이크로웨이브 어닐링(MWA)을 적용해 결정의 진행 방향을 안내하는 시드층을 형성했다. 니켈과 실리콘의 접촉 부위에 에너지를 집중함으로써 기판 전체를 가열하지 않고도 낮은 온도에서 일정하게 정렬된 층을 만들었다. 이를 채널 표면에 적용하자 바늘 형태의 위스커가 무작위로 퍼지지 않고 시드층을 따라 한 방향으로 길게 성장했다.

3D 낸드는 전원이 꺼진 뒤에도 데이터를 보존하는 낸드 셀을 수백 층으로 쌓아 저장 용량을 높인 반도체다. 적층 수가 늘면 데이터를 전달하는 수직 실리콘 채널도 길어지는데, 작은 결정 사이의 경계가 많아지면서 전기 저항이 커지고 처리 속도가 저하된다. 니켈 촉매를 이용하는 금속 유도 측면 결정화(MILC)는 낮은 온도에서 고품질 결정을 만들 수 있지만, 위스커끼리 충돌해 성장이 중단되고 니켈이 채널에 남는 문제가 있었다.

이번 방식은 결정의 출발 단계부터 방향성을 부여해 위스커 충돌과 니켈 포획을 줄이고, 고단 적층 구조에서도 채널 전체를 균일하게 결정화할 실질적 경로를 제시했다. 연구진은 적층 수가 더 늘어나는 차세대 3D 낸드의 채널 저항을 낮출 핵심 기술로 활용될 가능성을 기대하고 있다. 삼성전자의 산학 공동 연구 지원으로 수행된 성과는 2026 IEEE 국제 VLSI 기술 및 회로 심포지엄에서 발표됐고, 국제 학술지 네이처 일렉트로닉스의 ‘Research Highlights’에 선정됐다.