CXMT, D램 공정 3세대 뒤처져…HBM도 격차

중국 메모리 업체 CXMT가 상장을 앞두고 삼성전자·SK하이닉스·마이크론과 기술 축적, 생산 능력, 제품 구조 최적화에서 차이가 있음을 공식화했다. 격차 해소를 위해 연구개발 투자와 생산 확대를 추진할 계획이지만, 범용 D램의 미세공정과 실제 양산 경쟁력에서는 선두권을 따라잡아야 할 과제가 뚜렷하다. 올해 2분기 글로벌 D램 점유율도 삼성전자 39%, SK하이닉스 26%, 마이크론 25%, CXMT 7%로 집계됐다.

CXMT의 최근 제품은 일부 표기 성능이 한국 업체 주력 제품에 근접했지만 공정 세대는 뒤처져 있다. 삼성전자와 SK하이닉스가 6세대인 1c 공정으로 D램을 양산하는 데 비해 CXMT의 주력은 10나노급 3세대인 1z 단계다. 1x·1y·1z·1a·1b·1c 순으로 발전하는 D램 미세화 과정에서 세 단계의 차이가 나는 셈이다. 이는 같은 용량을 구현하는 데 필요한 칩 수와 전력 효율, 생산 원가 경쟁력의 격차로 이어진다.

AI용 핵심 메모리인 HBM에서도 간극이 확인된다. CXMT는 HBM3 개발 단계에 머물러 있으나 삼성전자와 SK하이닉스는 HBM4 양산과 HBM4E 샘플 공급에 착수했다. HBM은 D램 제조뿐 아니라 적층, TSV, 발열 제어, 수율 안정화, 고객 인증까지 요구하지만 CXMT는 대규모 공급 경험과 고객 인증을 확보하지 못했다. 중국은 EUV 장비 반입이 제한되자 액침식 DUV 장비 생산과 자체 장비 생태계 구축을 추진하고 있다.

중국 국유기업 아이성나전자기술그룹은 액침식 DUV 노광장비를 올해 약 5대, 내년 약 20대 공급한다는 목표를 세웠다. 다만 장비 수준은 ASML이 2008년 무렵 선보인 제품과 비슷해 정밀도와 생산성, 양산 수율 검증이 남아 있다. 중국 업체들이 활용하는 DUV 멀티패터닝은 노광과 식각을 반복하므로 비용과 수율 부담이 커진다. CXMT의 SAQP 공정은 칩 면적이 국내 업체보다 40~50%가량 커 웨이퍼당 생산량과 원가에도 불리하다. 12나노 이하 공정과 수율은 설계·공정·양산 경험이 함께 축적돼야 해 단기간에 격차를 줄이기 어렵다는 진단이 나온다.