CIT, 원자 단위 구리 공정으로 AI 패키징 개선 추진
핵심 요약
CIT가 원자 단위 구리 증착을 적용한 반도체 기판 솔루션 ASEDep을 공개했다. 최대 30%의 전송 속도 향상과 기존 라인 활용을 내세우며 AI·유리 기판 등 적용을 추진한다. 117억 원 시리즈A 투자금을 양산 기반 확충에 쓰고 글로벌 공급망 진입을 모색한다.
첨단 소재·패키징 스타트업 CIT가 원자 단위로 구리를 증착해 표면을 매끄럽게 만드는 반도체 기판 제조 솔루션 ‘ASEDep’을 공개했다. 독자 기술인 원자층 스퍼터링 에피택시(ASE)를 바탕으로 데이터 전송 속도를 최대 30% 높이고 신호 손실과 발열을 줄이는 것이 목표다. 기존 생산라인을 활용할 수 있어 설비 투자를 2% 미만으로 제한하고 생산 중단도 최소화할 수 있다고 회사는 밝혔다.
ASEDep은 단결정 구리 소재와 증착 장비, 기판별 공정을 통합했다. 최대 500×500㎜ 기판에 표면 거칠기 3㎚ 이하의 구리를 균일하게 구현하며, 기존 구리보다 20배 이상 평탄한 표면을 내세운다. CIT는 이를 활용해 현재 업계 표준보다 2세대 앞선 6세대 초극저조도(HVLP) 구리 생산을 지원할 계획이다. 실리콘·유리·차세대 패키지 기판에 적용할 수 있고, 99.99% 순도 구리와 재활용 스크랩을 활용해 소재 비용과 폐기물을 줄인다는 설명이다.
AI 칩의 데이터가 메모리와 메인보드 등으로 이동하는 패키징 기판에서는 구리 배선이 통로 역할을 한다. 일반 구리의 거친 표면과 결정 경계는 저항과 발열을 키우고 전송 효율을 낮추며, 배선이 가늘고 촘촘해질수록 문제가 커진다. ASE는 접착제 없이 구리와 절연체를 단결정 구조로 결합하는 기술이다. CIT는 국제 등록 특허 4건과 출원 15건을 보유했으며, 관련 기반 연구는 네이처 등 학술지에 게재됐다.
CIT는 AI 가속기용 기판과 유리 관통 전극(TGV), 6G 통신용 테프론 기반 연성동박적층판, 공장 자동화 케이블 적용을 추진한다. 시리즈A에서 6개 기관으로부터 117억 원을 확보했으며, 대구경 단결정 구리 잉곳 생산라인과 연구·실증 인프라 확대에 투자할 계획이다. 플라이 아시아 2026 글로벌 스케일업 챔피언스 어워즈 대상과 테크크런치 스타트업 배틀필드 200 선정 성과도 거뒀다. 2029년 이후 수요에 대비해 100억 원 이상 설비 투자와 신규 공장 건설도 추진하고 CES 2027 혁신상에 도전한다.