155단 3D 낸드 채널 결정 균일화 성공

포스텍과 삼성전자 공동연구팀이 차세대 3D 낸드 플래시 메모리의 실리콘 채널 전체에서 결정 성장 방향을 제어하는 기술을 개발했다. 포스텍 신소재공학과·반도체공학과 황현상 교수 연구팀과 삼성전자 반도체연구소·메모리사업부가 참여했으며, 고단 적층 과정에서 커지는 채널 저항과 성능 저하 문제를 해결할 실질적인 방법을 제시했다.

연구팀은 마이크로웨이브 어닐링 공정으로 결정의 성장 방향을 유도하는 시드층을 만든 뒤 3D 낸드 채널에 적용했다. 결정이 일정한 방향으로 자라도록 제어한 결과, 실제 155단에 깊이 약 6.5마이크로미터 규모인 채널의 처음부터 끝까지 균일한 결정 구조를 구현했다. 무작위로 진행되던 결정 성장에 방향성을 부여해 금속 유도 측면 결정화의 고질적인 문제도 풀었다.

3D 낸드는 데이터를 저장하는 셀을 수백 층까지 수직으로 쌓아 용량을 높이는 메모리 반도체다. 적층 수가 증가하면 데이터를 전달하는 실리콘 채널도 길어지고 결정 사이의 경계가 많아진다. 이 과정에서 전기 저항이 커져 성능이 떨어지는 문제가 발생한다. 이번 연구는 적층 규모가 커지더라도 긴 채널 전체를 고르게 결정화할 수 있다는 점을 실제 구조에서 확인했다.

이 기술이 실용화되면 차세대 3D 낸드의 채널 저항과 셀 전류 편차를 낮춰 읽기 속도와 동작 신뢰성을 높일 수 있을 것으로 연구팀은 기대하고 있다. 기존 양산 공정과 통합될 경우 수직 채널 트랜지스터를 비롯한 적층형 반도체 소자로 적용 범위가 넓어질 가능성도 제시됐다. 연구 결과는 2026 IEEE 국제 VLSI 기술 및 회로 심포지엄에서 발표됐고 국제 학술지 ‘네이처 일렉트로닉스’에도 선정됐다.